clocking wrizard属于非常常用的IP核，可用于时钟的分频、倍频，在工程中需要多个时钟时，通常选用IP核由主时钟产生其他时钟。

一、Clocking Options

1、Clock Monitor选项是时钟监控，一般情况下不勾选。

2、该IP核具有两种结构：mixed-mode clock manager (MMCM) 和 phase-locked loop (PLL)

　　这两种primitive架构不同，MMCM实现更复杂一些，具有更多的features。

　　MMCM可以实现Spread Spectrum和差分输出，最多可以出7个clock，PLL最多6个。倍频分频的方式也不同。

　　一般选择MMCM结构。

3、Clocking Features

　　Frequency Synthesis选项是允许输出时钟具有不同频率，就是输入和输出的频率可以不同；

　　Phase Alignment是相位锁定，即输出时钟的相位被锁定到一个时钟参考点，一般是指与输入时钟同步；

　　Minimize Power是低功耗，减少资源，但是是以频率、相位偏移或占空比精度为代价的（不建议，除非有要求）；

　　Dynamic Recomfig是动态配置，其允许你更改原语的编程设备配置（一般用不到）；

　　Dynamic Phase Shift是动态相移，允许你更改输出的相位关系时钟；

　　Safe Clock Startup是安全时钟启动，一般用于模块需要一个接一个的系统操作很有用；

　　Jitter Optimization一般情况选择Balanced。

　　　　（1）balanced：在抖动优化时选择比较均衡的正确带宽。

　　　　（2）minimize output jitter：使输出时钟抖动最小，但是可能会增加功耗或资源，可能导致输出相位错误。

　　　　（3）maximize input jitter filtering：该选项表示可使输入时钟抖动变大，但是可能会导致输出时钟抖动变大。

4、Input Clock Information

　　Primary：主参考时钟输入，input jitter 一般根据实际时钟质量选择，如果为正常内部时钟，可选0.010；最后面source选项根据输入时钟的实际情况选择，包含Single ended clock capable pin（单端时钟）和 Differential clock capable pin（差分时钟）；

　　Secondry：副参考时钟输入。Secondry时钟工作时，会导致输出时钟的质量变差（频率、相位、抖动）。

二、Output Clocks

1、Requested是需求输出频率，Actual是实际输出频率，Duty Cycle是占空比，Drives是输出信号的时钟类型（根据实际情况选择，如果资源允许，一般情况下选BUFG）。

2、Clocking Feedback

　　Source：如果之前有选相位校准，该选项框为相位校准的反馈控制，一般情况下选择automatic control on-chip，在反馈信号为我们自己控制的时候可以选择user-controlled feedback。其中on-chip和off-chip为反馈路径是否在片内，一般情况下选automatic control on-chip：反馈自动控制在片内。

　　Signaling：选择反馈信号的类型是单端还是差分，如果选择antomatic on-chip就会默认，其他选择想根据用户实际反馈信号的类型选择。

3、Enable Optional Inputs/ Outputs for MMCM/PLL

　　一般情况下只选择locked，可以作为复位信号使用，或监测分频器是否输出时钟。当该分频器不产生时钟时 locked = 0，产生时钟时 locked = 1。

三、The Others

MMCM Setting可以不用改，其是由前面的设置自动生成最优的。如果需要更改，可以勾选Allow Mverride Mode。

Summaru是自己的设置摘要，无参数设置。

四、Clocking Wizard使用注意事项

1、当将主时钟选作分频器的输入时钟后，工程中其他部分还需用到该主时钟时，最好由分频器输出一个同样频率的主时钟，而不是继续用原本的主时钟。

2、输出端口数越靠后，误差越大