(1)基于 TI KeyStone C66x 多核定点/浮点 DSP TMS320C665x + Xilinx Artix-7 FPGA 处理器;
(2)TMS320C665x 主频为 1.0G/1.25GHz,单核运算能力高达 40G MACS 和 20G FLOPS,FPGA XC7A100T 逻辑单元 101K 个,DSP Slice 240 个;
(3)TMS320C665x 与 FPGA 通过 uPP、EMIF、I2C、PCIe、SRIO 等通讯接口连接,其中 PCIe、 SRIO 每路传输速度最高可达到 5 GBaud;
(4) FPGA 采集卡支持双通道 250MSPS*12Bit 高速高精度 ADC,一路 175MSPS*12Bit 高速高精度 DAC,满足多种数据采集需求;
(5)支持千兆网口,可接工业网络摄像机,同时支持 I2C、SPI、UART、McBSP 等常见接口;
(6)支持 CameraLink 输入输出、VGA 输出等拓展模块;
(7)支持裸机和 SYS/BIOS 操作系统。
图1 开发板实物
深圳信迈基于 TI 设计的XM-C665xF-EVM 是一款 DSP+FPGA 高速大数据采集处理架构,适用于高端图像处理、高速大数据传输和音视频等大数据采集处理领域。此设计通过 TMS320C665x 的 uPP、EMIF、I2C、PCIe、SRIO 等通信接口将板卡结合在一起,组成 DSP+FPGA 架构,实现了需求独特、灵活、功能强大的 DSP+FPGA 高速数据采集处理系统。
SOM-XM665xF 引出 CPU 全部资源信号引脚,二次开发极其容易,客户只需要专注上层运用,降低了开发难度和时间成本,让产品快速上市,及时抢占市场先机。不仅提供丰
富的 Demo 程序,还提供 DSP 核间通信开发教程,全面的技术支持,协助客户进行底板
设计和调试以及多核软件开发。
数据采集处理显示系统 Telecom Tower:远端射频单元(RRU)高速数据采集和生成
高速数据采集处理系统
高端图像处理设备
高端音视频数据处理
通信系统
视频处理案例
Ø 前端由 FPGA 采集两路 AD 数据,AD 数据通过 uPP、EMIF 总线或者 PCIe、SRIO 接口等通信接口传输到 DSP。
Ø AD 数据被 DSP 处理之后,可用于数据对比和分析、网络转发、SATA 硬盘存储等应用。
Ø DSP 根据处理结果,将得到的逻辑控制命令送 FPGA,由 FPGA 控制板载 DA 实现逻辑输出,更新速率 175MSPS。
图 2 大数据采集原理框图
(1)高速数据采集前端部分由 FPGA 同步采集两路 AD 模拟输入信号,可实现对 AD 数据进行预滤波处理,AD 采样率最高可达 250MSPS。另外一路 DAC 可输出任意幅值和任意波形的并行 DA 数据,更新速率 175MSPS。
(2)高速数据传输部分由 EMIF、I2C、PCIe、SRIO 等通信接口构成。大规模吞吐量的 AD和 DA 数据,可通过 SRIO 和 PCIe 接口在 DSP 和 FPGA 之间进行高速稳定传输;DSP 可通过 EMIF 总线对 FPGA 进行逻辑控制和进行中等规模吞吐量的数据交换,同时可通过 I2C对 FPGA 端进行初始化设置和参数配置。
(3)高速数据处理部分由 DSP 核和算法库构成。可实现对 AD 和 DA 数据进行时域、频
域、幅值等信号参数进行实时变换处理(如 FFT 变换、FIR 滤波等)。
(4)视频采集、输出拓展部分由 CameraLink 输入输出模块、VGA 输出模块、千兆网等
部分构成。接口资源丰富,方案选择灵活方便,是高端图像处理系统的理想选择。
3.1 硬件参数
表 1 XM6678-EasyEVM 硬件参数
CPU | 单核 TMS320C6655/双核 TMS320C6657,主频 1.0/1.25GHz |
ROM | 128/256MByte NAND FLASH |
RAM | 512M/1G Byte DDR3 |
EEPROM | 1Mbit |
FLASH | 32/64Mbit SPI NOR FLASH |
LED | 1x 供电指示灯 |
1x 可编程指示灯 | |
传感器 | 1x TMP102,核心板温度传感器,I2C 接口 |
连接器 | 2x 50pin 公头 B2B,2x 50pin 母头 B2B,间距 0.8mm,合高 5.0mm,共 200pin |
1x 80pin 高速 B2B 连接器,间距 0.5mm,合高 5.0mm,信号速率可达 10GBaud | |
拓展 IO | 2x 25pin IDC3 简易牛角座,间距 2.54mm,含 EMIF16 拓展信号 |
2x 25pin IDC3 简易牛角座,间距 2.54mm,含 SPI、I2C、TIMER、GPIO 等拓展信号 | |
2x 25pin IDC3 简易牛角座,间距 2.54mm,含 TSIP 拓展信号 | |
1x SRIO 2.1 TX,1x SRIO 2.1 RX,4 通道,每通道最高通信速率 5GBaud | |
1x PCIe 4x(Gen2),2 通道,每通道最高通信速率 5GBaud | |
1x HyperLink,最高通信速率 40GBaud,KeyStone 处理器间互连的理想接口 | |
仿真器接口 | 1x 14pin TI Rev B JTAG 接口,间距 2.54mm |
按键 | 2x 复位按键 |
1x 非屏蔽中断按键 | |
1x 用户可编程按键 | |
启动方式 | 1x 5bit 启动方式,选择拨码开关 |
网络 | 2x Ethernet,10/100/1000M 自适应 |
串口 | 1x UART0,USB 转串口,提供 4 针 TTL 电平测试端口 |
1x UART1,DB9 接口,提供 6 针 TTL 电平测试端口 | |
风扇接口 | 1x FAN,12V 供电,间距 2.54mm |
电源开关 | 1x 电源拨码开关 |
电源接口 | 1x 12V 3A 直流输入 DC417 电源接口,外径 4.4mm,内径 1.65mm |
备注:深圳信迈 SOM-XM6655、SOM-XM6657 核心板在硬件上 pin to pin 兼容。
表 2 XM-A7HSAD 硬件参数
CPU | Xilinx Artix-7 XC7A100T FPGA |
RAM | 256Mbit NOR FLASH |
ROM | 2x 128M/256MByte DDR3 |
EEPROM | 2KBit |
网络 | 1x Ethernet,10/100/1000M 自适应 |
LED | 2x 供电指示灯 |
3x 可编程指示灯 | |
按键 | 2x 复位按键 |
2x 用户可编程按键 | |
ADC | 双通道,1.8Vp-p,12bit,最高 250MHz 采样率,LVDS 信号输出 |
DAC | 175MHz,12bit,最大输出电流 5mA |
XADC | 双通道,12bit,1MHz,1.25Vp-p |
拓展 IO | 1x SRIO TX,1x SRIO RX,4 通道,单通道最高速率 5GBaud,HDMI 座 |
1x PCIe 4x(Gen2),2 通道,单通道最高通信速率 5GBaud | |
2x 48pin 欧式连接器,GPIO 拓展 | |
1x I2C,HDMI 座 | |
仿真器接口 启动方式 | 1x 14pin JTAG 接口,间距 2.00mm 1x 2bit 启动方式选择拨码开关 |
串口 | 1x UART,Micro USB 接口,提供 4 针 TTL 电平测试端口 |
电源开关 | 1x 电源拨码开关 |
电源接口 | 1x 12V 2A 直流输入 DC005 电源接口,外径 5.5mm,内径 2.1mm |
3.2 软件参数
表3
DSP 端软件支持 | 裸机、SYS/BIOS 操作系统 |
CCS 版本号 | CCS5.5 |
软件开发套件提供 | MCSDK |
Vivado 版本号 | 2015.2 |
(1)提供核心板引脚定义、可编辑底板原理图、可编辑底板 PCB、芯片 Datasheet,缩短
硬件设计周期;
(2)提供丰富的 Demo 程序,包含 DSP 多核通信教程,完美解决多核开发瓶颈;
(3)提供 DSP 与 FPGA 通过 PCIe、SRIO、I2C 等相关通讯例程;
(4)提供完整的平台开发包、入门教程,节省软件整理时间,让应用开发更简单;
开发案例主要包括: Ø
裸机开发例程
SYS/BIOS 开发例程
多核开发例程
FPGA 开发例程
核心板工作环境
环境参数 | 最小值 | 典型值 | 最大值 |
核心板工作温度 | -40°C | / | 85°C |
核心板工作电压 | / | 5.0V | / |
功耗测试
类别 | 电压典型值 | 电流典型值 | 功耗典型值 |
核心板 | 9.0v | 390mA | 3.5W |
备注:功耗测试基于深圳信迈XM-C665xF-EVM 开发板进行。
表 4
核心板 | 评估底板 | |
PCB 尺寸 | 80mm*58mm | 200mm*106.5mm |
固定安装孔数量 | 4 | 4 |
图 6 核心板机械尺寸图
图 7 评估板机械尺寸图
(1) 协助底板设计和测试,减少硬件设计失误;
(2) 协助解决按照用户手册操作出现的异常问题;
(3) 协助产品故障判定;
(4) 协助正确编译与运行所提供的源代码;
(5) 协助进行产品二次开发;
(6) 提供长期的售后服务。
主板定制设计
核心板定制设计
嵌入式软件开发
项目合作开发
技术培训