本文主要是介绍基于Arria 10 GX 的 10GBASE-R 设计笔记--PHY,对大家解决编程问题具有一定的参考价值,需要的程序猿们随着小编来一起学习吧!
PHY层设计
完整PHY层模块框图如下:
PHY层需要三个模块:xcvr_native_10g_phy\atx_reset_controller\atx_pll
- xcvr_native_10g_phy
- atx_reset_controller
- A10 Transceiver PHY Reset Controller系统与xcvr_native_10g_phy之间链接框图
- 注意
- 这里的pll_tx_cal_busy为 tx_cal_busy | pll_cal_busy
- rx_is_lockedtoref和rx_is_locedtodata这两个信号根据自己的需求可以不要
- 仿真
- 方法同xcvr_native_10g_phy仿真方法
- 框图
- atx_pll模块需要注意
- 主要是用来产生Transceiver TX serial clock,频率根据xcvr_native_10g_phy的要求进行设置
- 这里设置为5156.25Mhz
- 仿真
- 方法同xcvr_native_10g_phy仿真方法
- 整个PHY模块链接框图
- 仿真
这篇关于基于Arria 10 GX 的 10GBASE-R 设计笔记--PHY的文章就介绍到这儿,希望我们推荐的文章对大家有所帮助,也希望大家多多支持为之网!